以下为《16-17下学期《数字逻辑》A 试卷》的无排版文字预览,完整内容请下载
XX大学计***
2016~2017学年第二学期 2016级《数字逻辑》
期未考试试卷(闭卷考试) A卷
班级 学号 姓名 成绩
注:全部答案均要求写在答题纸上,写在试卷上无效
一、填空(每空1分,共16分)
1、(3C.E)16=()10=()2
2、(-1011)2=(11011)原=(10101)补
3、若,则B=(),C=()
4、在组合逻辑电路中,当输入信号变化时,在输出端可能出现的错误输出现象叫(),导致错误输出的竞争叫(),不导致错误输出的竞争叫()
5、逻辑函数的反函数是( )
6、多谐振荡器有( )个稳定状态,施密特触发器有( )个稳定状态
7、欲把J-K触发器转换成D触发器,则J=(),K=()
8.描述电平异步时序逻辑电路的工具是()和()
二、单项选择题(每空2分,共16分)
1、能把缓变输入信号转换成矩形波的电路是( )
A.边沿触发器 B.单稳触发器 C.多谐振荡器 D.施密特触发器
2、存在约束条件的触发器是()触发器
A.基本RS B.JK C.D 内容过长,仅展示头部和尾部部分文字预览,全文请查看图片预览。 ”式和最简或与式
四、分析题(每小题12分,共24分)
1、分析图1所示组合逻辑电路(每问4分)
① 写出输出函数表达式
② 列出真值表
③ 说明电路功能
该电路实现全加器的功能,
A是被加数,B是加数,C是低位进位,
S是本位和,Ci是本位向高位的进位
2、分析图2所示同步时序逻辑电路(每问4分)
① 写出激励函数和输出函数表达式,
指出电路属于哪种模型?
② 作出状态表和状态图
③ 说明电路功能,作出
Q3、Q2、Q1、Y的波形图
图2
五、设计题(12分)
用上升沿触发的D触发器Mleay模型设计一个异步6进制加1计数器,该电路对输入端X进行计数,输出Z表示进位。D触发器激励表如下:
六 综合应用题(每小题12分,共24分)
1、下图是用5G555和适当的阻容原件构成的单稳态触发器:
① 说明电路工作原理(6分)
② 画出vi、vc、vo 的工作波形(6分)
2、用一片移位寄存器74194和一片8选1数据选择器74152设计一个序列信号发生器,输出序列为*** (第一位输出0,第二位输出0,第三位输出1…)。
[文章尾部最后300字内容到此结束,中间部分内容请查看底下的图片预览]请点击下方选择您需要的文档下载。
以上为《16-17下学期《数字逻辑》A 试卷》的无排版文字预览,完整内容请下载
16-17下学期《数字逻辑》A 试卷由用户“浮生漠漠”分享发布,转载请注明出处